비반전 증폭기(opamp)

소개

비반전 증폭기는 증폭 된 출력 신호를 생성하는 연산 증폭기 회로 구성입니다. 비반전 증폭기의이 출력 신호는 적용된 입력 신호와 동 위상입니다. 즉, 비반전 증폭기는 전압 팔로워 회로처럼 동작합니다. 비반전 증폭기도 네거티브 피드백 연결을 사용하지만 전체 출력 신호를 입력에 공급하는 대신 출력 신호 전압의 일부만 연산 증폭기의 반전 입력 단자에 입력으로 피드백됩니다. 비반전 증폭기의 높은 입력 임피던스와 낮은 출력 임피던스는 회로를 임피던스 버퍼링 애플리케이션에 이상적입니다.

 

이상적인 비반전 증폭기 회로

이상적인 비반전 증폭기의 회로도는 아래 그림과 같습니다.

회로에서 출력 전압이 반전 입력에 적용되기 전에 저항 R 1 및 R 2에 잠재적으로 분배된다는 것을 알 수 있습니다 .

비반전 입력이 접지에 연결되면 (예 : V IN = 0) 반전 입력 단자의 전압도 접지 레벨이어야 합니다. 그렇지 않은 경우 입력 단자 간의 전압 차이가 증폭되어 가상 접지의 개념으로 인해 반전 입력 단자를 다시 접지 수준으로 이동시킵니다. 반전 입력 단자가 접지 레벨에 있기 때문에 저항 R 1 및 R 2 의 접합도 접지에 있어야 합니다. 이것은 R 2 양단의 전압 강하가 0 이 됨을 의미합니다 . 결과적으로 R 1 및 R 2를 통해 흐르는 전류는 0이어야 합니다. 따라서 R 1에서 전압 강하가 0입니다. 따라서 출력 전압은 0V 인 입력 전압과 동일합니다.

양의 입력신호가 비반전 입력단자에 적용될 때, 출력 전압은 적용된 입력전압과 동일하게 반전 입력단자를 유지하기 위해 이동합니다. 따라서 저항 R 2 양단에 피드백 전압이 발생합니다 .

VR2 = VIN = I2R2

여기서 I 2 는 저항 R 1 과 R 2 의 접합부에 흐르는 전류입니다.

VOUT = I2 (R1 + R2)

 

비반전 증폭기 전압 이득

위의 V IN 및 V OUT 방정식 에서 비반전 증폭기의 폐쇄 루프 전압 이득은 다음과 같이 계산할 수 있습니다.

ACL = VOUT / VIN

      = I2 (R1 + R2) / I2R2

      = (R1 + R2) / R2

ACL = 1 + (R1 / R2)

 

위의 게인 방정식은 양수이며 출력이 적용된 입력 신호와 동위임을 나타냅니다. 비반전 증폭기의 폐 루프 전압 이득이 저항 비에 의해 결정된다의 R 1 및 R 2는 상기 회로에 사용되는.

실제로 비반전 증폭기에는 입력 전압 소스와 직렬로 연결된 저항이있어 두 입력 단자에서 입력 전류를 동일하게 유지합니다.

 

가상 단편

비반전 증폭기에서는 두 입력 단자 사이에 가상 단락 이 있습니다 . 가상 단락은 전압에 대한 단락이지만 전류에 대한 개방 회로입니다. 가상 단편은 이상적인 연산 증폭기의 두 가지 속성을 사용합니다.

• R in 은 무한 하므로 두 단자의 입력 전류는 0입니다.
• A OL 은 무한 하므로 차 전압 (V 1 -V 2 )은 항상 0입니다.

가상 단락은 이상적인 근사치이지만 무거운 부정적인 피드백과 함께 사용하면 정확한 값을 제공합니다. 연산 증폭기가 선형 영역 (포화되지 않음, 양수 또는 음수)에서 작동하는 한 개방 루프 전압 이득은 무한대에 가까워지고 두 입력 단자 사이에 가상 단락이 존재합니다.

가상 단락으로 인해 반전 입력 전압은 비반전 입력 전압을 따릅니다. 비반전 입력 전압이 증가하거나 감소하면 반전 입력 전압은 즉시 동일한 값으로 증가하거나 감소합니다. 이 작업을 종종 "부트 스트랩"이라고합니다.

 

비반전 증폭기 입력 임피던스

연산 증폭기 회로의 입력 임피던스는 다음과 같습니다.

Z IN = (1 + A OL β) Z i

 

여기서 A OL = 연산 증폭기의 개방 루프 이득

Z i = 피드백이없는 연산 증폭기의 입력 임피던스

β = 피드백 계수

 

비반전 증폭기의 경우 피드백 계수는 다음과 같이 제공됩니다.

β = R 2 / (R 1 + R 2 )

β = 1 / A CL

 

따라서 비반전 증폭기 회로의 경우 입력 임피던스는 다음 방정식으로 주어집니다.

Z IN = {1 + (A OL / A CL )} Z i

 

비반전 증폭기 출력 임피던스

연산 증폭기의 출력 임피던스는 다음과 같이 표현됩니다.

Z OUT = Z O / (1+ A OL β)

비반전 증폭기의 경우 β = 1 / A CL 이므로 임피던스는 다음과 같이 주어집니다.

Z OUT = Z 0 / {1 + (A OL / A CL )}

 

전압 팔로워 회로

전압 팔로워는 연산 증폭기의 가장 간단한 용도 중 하나이며 출력 전압은 회로에 적용된 입력 전압과 정확히 동일합니다. 즉, 전압 팔로워 회로의 이득은 단일성입니다. 연산 증폭기의 출력은 반전 입력 단자에 직접 연결되고 입력 전압은 비반전 입력 단자에 적용됩니다. 비반전 증폭기와 같이 전압 팔로워는 입력 임피던스가 매우 높고 출력 임피던스가 매우 낮습니다. 전압 팔로워의 회로도는 아래 그림과 같습니다.

위의 구성은 저항이 사용되지 않는 것을 제외하고는 비반전 증폭기 회로와 동일 함을 알 수 있습니다. 비반전 증폭기의 이득은 다음과 같이 주어진다.

A CL = 1 + (R 1 / R 2 )

전압 팔로워에서 저항 R1은 0과 같고 R 2 는 무한합니다. 따라서 전압 팔로워의 이득은 1과 같습니다. 전압 팔로워는 일반적으로 Unity 이득 버퍼라고도합니다. 전압 팔로워 또는 단일 이득 버퍼 회로는 일반적으로 서로 다른 회로를 분리하는 데 사용됩니다. 즉, 한 단계의 회로를 다른 단계와 분리하고 임피던스 매칭 애플리케이션에도 사용됩니다.

실제로 전압 팔로워의 출력 전압은 적용된 입력 전압과 정확히 일치하지 않으며 약간의 차이가 있습니다. 이 차이는 연산 증폭기의 높은 내부 전압 이득 때문입니다.

 

연산 증폭기의 개방 루프 전압 이득은 무한하며 전압 팔로워의 폐쇄 루프 전압 이득은 1입니다. 이는 피드백 구성 요소를 신중하게 선택함으로써 비반전 증폭기의 이득을 정확하게 제어 할 수 있음을 의미합니다.

 

----------------------------------------------------------------------------------------------------------------------------------

비반전 증폭기 예

아래 그림에 표시된 비반전 증폭기의 경우

i) 증폭기의 이득, A CL

ii) 출력 전압 VO

ⅲ), 부하 저항에 흐르는 전류 I L

ⅳ) 출력 전류 I O

A) 노드 B의 잠재력은 V in 이며 가상 단락으로 인해

VA = VB = Vin = 0.8 V

 

현재 I 1 은 다음과 같이 주어집니다.

I1 = VA/R1 = 0.8/10kΩ

I1 = 80µA

 

연산 증폭기 입력 전류가 0이기 때문에 동일한 I 1 이 저항 R f를 통해 흘러야합니다 .

i) 비반전 증폭기의 이득,

ACL = 1 + (Rf/R1) = 1 + (20kΩ/10kΩ)

ACL = 3

 

ii) 출력 전압,

VO = ACL. VIN = 3 (0.8V)

VO = 2.4 V

 

iii) 부하 저항을 통한 전류,

IL = VO / RL = 2.4 / (2 x 103Ω)

IL = 1.2 mA

 

iv) 출력 전류,

IO = I1 + IL                   (KCL)

IO = 80µA + 1.2 mA

IO = 1.28mA

 

비반전 증폭기 요약

• 비반전 증폭기는 전압 분배기 바이어스 네거티브 피드백 연결을 사용합니다.
• 전압 이득은 항상 1보다 큽니다.
• 전압 이득은 양수이므로 AC 입력의 경우 출력이 입력 신호와 동 위상이며 DC 입력의 경우 출력 극성이 입력 극성과 동일 함을 나타냅니다.
• 비반전 연산 증폭기의 전압 이득은 저항 값에만 의존하며 연산 증폭기의 개방 루프 이득과 무관합니다.
• 저항의 적절한 값을 선택하여 원하는 전압 이득을 얻을 수 있습니다.