반전 증폭기(opamp)

소개

연산 증폭기는 증폭기, 발진기, 전압 조정기, 필터, 정류기 등과 같은 다양한 기능 회로로 작동하도록 구성 할 수 있습니다. 이러한 회로 구성의 대부분은 연산 증폭기 출력을 입력에 다시 연결해야합니다. 출력에서 입력으로의 이러한 연결을 "피드백"이라고합니다. 연산 증폭기에는 포지티브 및 네거티브의 두 개의 입력 단자가 있으므로 연산 증폭기의 피드백 연결은 포지티브 피드백 또는 네거티브 피드백이 될 수 있습니다. 출력이 연산 증폭기의 비 반전 단자에 연결된 경우 피드백은 양수라고하며 출력이 반전 입력에 연결되어 있으면 피드백이 음수라고합니다. 출력은 피드백 저항 (Rf)이라고하는 외부 저항을 통해 연산 증폭기의 입력으로 피드백됩니다. 피드백 연결은 애플리케이션에 따라 연산 증폭기의 이득을 정확하게 제어하는 수단을 제공합니다.

반전 증폭기는 연산 증폭기를 사용하는 중요한 회로 구성이며 네거티브 피드백 연결을 사용합니다. 이름에서 알 수 있듯이 반전 증폭기는 입력 신호를 반전하고 증폭합니다. 반전 증폭기의 입력에서 양수 신호는 출력에서 음수 신호가되고 그 반대의 경우도 마찬가지입니다. 입력에서 AC 정현파 신호는 출력에서 180도 위상차 정현파 신호를 생성합니다.

 

반전 연산 증폭기 회로

위의 그림은 이상적인 반전 증폭기의 회로도를 보여줍니다. 입력은 저항 R을 통해 반전 입력 단자에 제공된다 (1) 과 비 반전 단자는 접지에 접속된다. 출력은 피드백 저항 R f를 통해 반전 입력으로 피드백 됩니다.

반전 입력 (트랜지스터 Q2의베이스)에 양의 전압이인가되면 Q2의 콜렉터 단자의 전류가 증가하고 R C 양단의 전압 강하 도 증가합니다. 이 효과는 비 반전 입력 단자 (Q1의베이스)가 접지되기 때문에 출력 전압을 낮게 만듭니다. Q2의베이스는 적용된 입력 전압에 관계없이 네거티브 피드백에 의해 접지 레벨로 풀다운됩니다. 따라서 V in 이 적용되면 출력 V out 은 반전 입력 단자를 접지 수준으로 유지하는 수준으로 변경됩니다. 이러한 이유로이 회로 구성의 반전 입력 단자를 가상 접지 라고합니다 . 저항 R 1 과 R f 의 접합가상지면으로 인해 항상지면 수준에 유지됩니다. 연산 증폭기 회로로 흐르는 작은 바이어스 전류를 무시하면 전류 I가 저항 R 1 및 R f를 통해 흐릅니다 . 입력 및 출력 전압은 다음과 같이 계산할 수 있습니다.

 

V 에서 = IR 1

및 V out = -IR f

폐쇄 - 루프 전압 이득 A CL = V out / V in = -IR F / IR 1

 

반전 연산 증폭기의 전압 이득

반전 연산 증폭기의 폐쇄 루프 전압 이득은 다음과 같이 주어진다.

CL = V 아웃 / V 에서 = - (R의 F / R 1 )

폐쇄 루프 이득 방정식의 음의 부호는 적용된 입력에 대해 출력이 반전되었음을 나타냅니다.

실제 반전 증폭기에서 비 반전 입력은 접지에 직접 연결되지 않습니다. 입력 전류를 동일하게 유지하려면 R 1 과 동일한 값의 저항으로 접지해야합니다 . 이렇게하면 입력이 0V 일 때 출력 전압이 0V (또는 0에 가까움)가 될 가능성이 높아집니다.

반전 증폭기 회로에서 저항 R 1 과 R f 가 동일한 크기 R f = R 1 이면 반전 증폭기의 이득은 -1이되어 적용된 입력 V의 보완 인 출력을 생성합니다. 아웃 =-V in . 이러한 유형의 반전 증폭기 구성을 일반적으로 Unity Gain Inverter 또는 간단히 Inverting Buffer라고 합니다.

 

반전 앰프 전압 특성 

연산 증폭기의 전압 특성 또는 전송 곡선은 위 그림과 같습니다. 입력 신호 VIN이 양수이면 출력 VOUT은 음수이고 그 반대의 경우도 마찬가지입니다. 또한 출력은 적용된 입력에 대해 선형 적으로 변경됩니다. 입력 신호 진폭이 연산 증폭기에 적용된 양수 및 음수 전원 공급 장치를 초과하면 특성 곡선이 포화됩니다. 즉, 출력이 일정해 집니다.

즉, + VCC = + VSAT 및 –VCC = -VSAT

 

--------------------------------------------------------------------------------------------------------------------------------

반전 연산 증폭기 예

 

1. 이득이 -10이고 입력 저항이 10kΩ 인 반전 증폭기를 설계합니다.

증폭기 이득과 입력 저항의 값이 주어집니다.

반전 증폭기의 경우 A CL =-R f / R 1

따라서 R f = -A CL x R 1

                          =-(-10) x 10kΩ

R f = 100kΩ

 

2. 아래 표시된 회로에서 R 1 = 10 kΩ, R f = 100 kΩ, V in = 1V. 25kΩ의 부하가 출력 단자에 연결됩니다. 계산하다,

• 현재 i 1
• 출력 전압 V out
• 부하 전류 i L

1) 입력 전류 i 1

i1 = Vin / R1

   = 1 V / 10k Ω

i1 = 0.1 mA

 

2) 출력 전압 V out

Vout = - (Rf / R1) * Vin

       = - (100kΩ/10kΩ) x 1 V

Vout = - 10 V

 

3) L의 부하 전류 :

iL = Vout / RL​

   = 10 V / 25kΩ​

iL = 0.4 mA​

----------------------------------------------------------------------------------------------------------------------------

 

트랜스 임피던스 증폭기

트랜스 임피던스 증폭기는 입력 전류를 출력에서 ​​해당 전압으로 변환하는 간단한 회로입니다. 즉, 전류 대 전압 변환기입니다. 트랜스 임피던스 증폭기는 광 다이오드, 광 검출기, 가속도계 및 기타 유형의 센서의 전류 출력을 사용 가능한 전압 값으로 증폭하는 데 사용할 수 있습니다. 트랜스 임피던스 증폭기는 광 다이오드에 낮은 임피던스를 제공하고이를 연산 증폭기의 출력 전압과 격리합니다.

가장 간단한 트랜스 임피던스 증폭기에는 값이 매우 큰 피드백 저항이 있습니다. 증폭기의 이득은이 저항에 따라 달라집니다. 애플리케이션에 따라 트랜스 임피던스 증폭기를 다양한 방식으로 구성 할 수 있습니다. 이러한 모든 구성은 센서의 저수준 전류를 상당한 전압 수준으로 변환합니다. 이득, 대역폭 및 전압 / 전류 오프셋 값은 센서 유형에 따라 변경됩니다.

 

DC동작 회로

기본 트랜스 임피던스 증폭기의 회로도는 위 그림에 나와 있습니다. 포토 다이오드는 반전 입력 단자에 연결됩니다. 비 반전 입력 단자는 접지에 연결됩니다. 이는 포토 다이오드에 낮은 임피던스 부하를 제공하여 포토 다이오드의 전압을 낮게 유지합니다. 연산 증폭기의 높은 이득은 광 다이오드 전류를 Rf를 통한 피드백 전류와 동일하게 유지합니다. 포토 다이오드는이 회로에서 외부 바이어스가 없기 때문에 포토 다이오드로 인한 입력 오프셋 전압이 매우 낮습니다. 이는 상당한 출력 오프셋 전압없이 큰 전압 이득을 허용합니다.

 

-I p = V out / R f

 V out / I p = -R f

 

위의 방정식은 트랜스 임피던스 증폭기의 DC 및 저주파 이득입니다. 이득이 크면 연산 증폭기의 비 반전 입력에서 입력 오프셋 전압이 출력 오프셋 전압이됩니다. 이러한 영향을 최소화하기 위해 트랜스 임피던스 증폭기는 일반적으로 매우 낮은 입력 오프셋 전압을 갖는 연산 증폭기 입력에서 FET로 설계됩니다.

트랜스 임피던스 증폭기의 주파수 응답은 피드백 저항 R f에 의해 설정된 이득에 반비례 합니다. 이러한 증폭기에 사용되는 센서는 일반적으로 연산 증폭기가 처리 할 수있는 것보다 더 많은 커패시턴스를 갖습니다. 연산 증폭기의 입력 단자에 걸친이 커패시턴스와 연산 증폭기 내부 커패시턴스는 피드백 경로에 저역 통과 필터를 도입합니다. 이 필터의 저역 통과 필터 응답은 피드백 신호를 감쇠시키는 피드백 계수 β로 특성화 될 수 있습니다.

이 저역 통과 필터의 효과를 고려하면 회로의 응답 방정식은 다음과 같습니다.

Vout = - (1p.Rf) / {1 + (1/ AOLβ)}

여기서 A OL 은 연산 증폭기의 개방 루프 이득입니다.

낮은 주파수에서 피드백 인자 β는 증폭기 응답에 거의 영향을 미치지 않습니다. 개방 루프 이득 (A OL β )이 1보다 훨씬 큰 한 증폭기 응답은 이상적인 값에 가깝습니다 .

 

반전 증폭기 요약

• 반전 증폭기 회로는 네거티브 피드백을 사용하고 입력에 대해 반전 된 출력을 생성합니다. 따라서 반전 증폭기의 이득은 음수로 표시됩니다.
• 반전 증폭기의 전압 이득은 매우 큰 연산 증폭기 개방 루프 이득과 무관합니다.
• 반전 증폭기의 전압 이득은 사용 된 저항 값에 따라 달라 지므로 이득은 R 1 및 R f 값을 적절하게 선택하여 정확하게 제어 할 수 있습니다 .
• R f > R 1 이면 이득은 1보다 커집니다.
• R f < R 1 이면 이득은 1보다 작습니다.
• R f = R 1 이면 이득은 1 이됩니다.
• 따라서 출력 전압은 크기가 입력 전압보다 크거나 작거나 같을 수 있으며 위상차가 180도 입니다.